1月12日，臺(tái)積電公布了2022年第四季度財(cái)務(wù)報(bào)告，并在法說(shuō)會(huì)上透露，他們的2nm工藝正在積極研發(fā)中，預(yù)計(jì)2025年量產(chǎn)。

與此同時(shí)，臺(tái)積電將在2nm工藝中首次更換晶體管架構(gòu)，從FinFET轉(zhuǎn)至GAA。這項(xiàng)變動(dòng)臺(tái)積電落后了三星3年時(shí)間?？梢钥闯?，臺(tái)積電為了保證芯片良率，在更換晶體管架構(gòu)方面比較保守。

據(jù)了解，搭載FinFET架構(gòu)的臺(tái)積電初代3nm的良率達(dá)到了70%～80%，而搭載GAA架構(gòu)的三星初代3nm的良率，只有10%～20%。過(guò)低的良率導(dǎo)致三星2023年的大部分訂單都被臺(tái)積電搶走，競(jìng)爭(zhēng)相當(dāng)激烈。

對(duì)于3nm以下工藝制程，GAA工藝架構(gòu)將是必然之選。隨著技術(shù)節(jié)點(diǎn)的進(jìn)一步推進(jìn)，F(xiàn)inFET結(jié)構(gòu)面臨越來(lái)越大的困難與挑戰(zhàn)。該結(jié)構(gòu)的制備工藝十分復(fù)雜，會(huì)給工藝的穩(wěn)定性方面帶來(lái)一定困擾，使漏電問(wèn)題無(wú)法得到有效保障。相比于三面圍柵的FinFET結(jié)構(gòu)，GAA技術(shù)采用的四面環(huán)柵結(jié)構(gòu)，可以更好地抑制漏電流的形成和驅(qū)動(dòng)電流的增大，更有利于實(shí)現(xiàn)性能和功耗之間的平衡。

然而，在采用新工藝技術(shù)的同時(shí)，也會(huì)帶來(lái)一定的風(fēng)險(xiǎn)?！癋inFET工藝結(jié)構(gòu)已經(jīng)在先進(jìn)集成電路芯片中發(fā)展應(yīng)用了10年之久，可見(jiàn)FinFET技術(shù)在各方面已經(jīng)相對(duì)比較成熟，也能夠更好地控制成本，而引入GAA之后，在很多技術(shù)方面需要進(jìn)行重新考量，需要花費(fèi)更多成本來(lái)進(jìn)行研發(fā)，這也容易造成芯片成本更高，芯片良率也難以保證。”Gartner研究副總裁盛凌海同《中國(guó)電子報(bào)》記者說(shuō)。

預(yù)計(jì)在臺(tái)積電2nm量產(chǎn)之時(shí)，會(huì)迎來(lái)新一輪的角逐。首先，臺(tái)積電計(jì)劃在2025年的2nm制程工藝上用上GAA晶體管架構(gòu)，或許也將面臨三星同樣的瓶頸期，短時(shí)間內(nèi)難以保證穩(wěn)定的良率。其次，屆時(shí)，三星在GAA晶體管架構(gòu)方面應(yīng)已有了一定的技術(shù)積累，有可能在臺(tái)積電陷入瓶頸期時(shí)，挽回此前流失的客戶，這或許將給臺(tái)積電帶來(lái)更大的挑戰(zhàn)。